Mới đây, SemiAnalysis, hãng nghiên cứu bán dẫn độc lập có trụ sở tại Mỹ, đã công bố kết quả mổ xẻ chip Kirin 9030 Pro, bộ vi xử lý flagship mới nhất của Huawei được trang bị trong dòng điện thoại Mate 80 Pro. Đây là lần đầu tiên hãng này công bố kết quả từ phòng lab phân tích chip riêng của mình, đặt tại bang Oregon với khả năng mổ xẻ những con chip tiên tiến nhất thế giới.
Để phân tích SMIC N+3, nhóm chuyên gia đã sử dụng phương pháp cắt mặt cắt ngang TEM nhắm mục tiêu, chụp ảnh theo cả hai chiều fin-cut và gate-cut nhằm quan sát từng lớp cấu trúc bên trong chip, từ các fin transistor cho đến lớp kết nối kim loại cao nhất. Để đối chiếu, họ đồng thời mổ xẻ chip Helio G99 của MediaTek, được sản xuất trên tiến trình N6 của TSMC, vốn được xem là tiến trình có thế hệ tương đương với SMIC N+3.
Kết quả cho thấy Kirin 9030 được sản xuất trên tiến trình N+3 của SMIC, thế hệ thứ ba trong dòng chip 7 nm nội địa Trung Quốc.
Sơ đồ chip Kirin 9030. Nguồn SemiAnalysis
Điều khiến giới quan sát chú ý nằm ở lớp kim loại M0, lớp kết nối kim loại thấp nhất ngay trên các transistor, dùng để nối các đầu cuối bên trong mỗi ô logic chuẩn. Phép đo cho thấy pitch của lớp M0 trên SMIC N+3 chỉ 32,5 nm, nhỏ hơn khoảng 10% so với mức 36 nm trên tiến trình 18A mới nhất của Intel, hiện đang được dùng trong CPU Panther Lake đang bán trên thị trường. Đây không phải con số ước tính mà là kết quả đo trực tiếp từ mặt cắt TEM với độ phân giải cỡ nguyên tử.
Thoạt nhìn, đây là một tuyên bố chấn động. Khoảng cách pitch (metal pitch) thường được coi là thước đo quan trọng của mức độ thu nhỏ trong sản xuất chip. Một con số nhỏ hơn, theo logic thông thường, đồng nghĩa với công nghệ tiên tiến hơn.
Hóa ra lại là cú lừa
Tuy nhiên, SemiAnalysis ngay lập tức đặt dấu hỏi lớn với nhận định đó.
Trước hết, M0 chỉ là một lớp trong toàn bộ ngăn xếp kết nối của một con chip hiện đại. Để đánh giá đúng một tiến trình sản xuất, cần nhìn vào toàn bộ bức tranh: pitch của các lớp M1, M2 và các lớp cao hơn, số lượng mặt nạ quang cần thiết, khả năng kiểm soát sai số overlay, độ linh hoạt định tuyến tín hiệu, và quan trọng nhất là mật độ transistor thực tế cũng như hiệu năng trên mỗi watt điện tiêu thụ.
Khi nhìn vào bức tranh toàn cảnh đó, SMIC N+3 không vượt được Intel 18A mà thậm chí còn tụt hậu đáng kể. Trên thước đo mật độ transistor chuẩn của ngành, SMIC N+3 đạt 113,4 triệu transistor trên mỗi mm², trong khi Intel 18A ở thư viện mật độ cao đạt mức cao hơn tới 38%. Nói cách khác, cùng một diện tích wafer, Intel nhét được nhiều transistor hơn gần 40%.
Điều quan trọng hơn nằm ở cách SMIC đạt được con số pitch 32,5 nm đó. Không có EUV, hãng này buộc phải sử dụng kỹ thuật SAQP, tức là tự căn chỉnh bốn lần trên nền máy in DUV thế hệ cũ.
Ảnh mặt cắt ngang TEM so sánh lớp kim loại M0 giữa chip Kirin 9030 TaiShan của Huawei trên tiến trình SMIC N+3 (trái) và chip Helio G99 Cortex-A55 của MediaTek trên tiến trình TSMC N6 (phải). Số đo cho thấy SMIC N+3 có pitch M0 chỉ 32,5 nm, nhỏ hơn TSMC N6, nhưng hình thái rãnh kim loại ở hàng dưới tiết lộ cái giá phải trả: các rãnh của SMIC hẹp và dốc hơn rõ rệt ở phần đáy, dấu hiệu cho thấy kỹ thuật patterning bốn lần (SAQP) đang bị đẩy đến giới hạn vật lý của công nghệ DUV. Nguồn: SemiAnalysis.
Mỗi lần thêm một bước patterning đồng nghĩa với thêm mặt nạ quang, thêm sai số overlay tích lũy, thêm chi phí và thêm rủi ro lỗi sản xuất. TSMC N6, tiến trình mà SMIC N+3 thực sự muốn theo kịp về mật độ, lại không cần dùng SAQP cho bất kỳ lớp nào.
Hậu quả nhìn thấy được ngay trên ảnh mặt cắt TEM: các rãnh kim loại M0 của SMIC N+3 có hình dạng re-entrant rõ rệt, tức là phần đáy rãnh hẹp hơn phần miệng, và xuất hiện lớp barrier dày ở đáy do tỷ lệ chiều cao trên chiều rộng của rãnh quá lớn. Đây là dấu hiệu trực quan cho thấy quá trình patterning đang bị đẩy đến giới hạn vật lý của công nghệ DUV.
Thêm vào đó, SMIC N+3 chỉ có một thư viện ô chuẩn duy nhất với 2 fin NMOS và 2 fin PMOS, hẹp hơn nhiều so với TSMC N6 vốn cung cấp cả thư viện mật độ cao lẫn thư viện hiệu năng cao cho các nhà thiết kế chip tùy ý phối hợp. Sự hạn chế này phản ánh hệ sinh thái công cụ thiết kế EDA nội địa của Trung Quốc còn chưa đủ trưởng thành để hỗ trợ chiến lược thư viện đa dạng như TSMC.
Hiệu năng thực tế: con số trên giấy và con số trong tay người dùng
Sự chênh lệch giữa pitch kim loại và hiệu năng thực tế thể hiện rõ nhất khi nhìn vào Kirin 9030 dưới góc độ người dùng cuối. Chip này trang bị lõi Prime TaiShan chạy tốc độ 2,75 GHz, đạt hiệu năng tương đương thiết kế Cortex-X2 của ARM vào năm 2021. Trong khi đó, lõi hiệu năng thấp của Apple trong chip A18 Pro đạt hiệu năng integer cao hơn 20% so với lõi Prime của Huawei, nhưng chỉ tiêu thụ 1 watt điện, so với 4,5 watt của Huawei.
So sánh hiệu năng GPU giữa các bộ xử lý smartphone hàng đầu hiện nay. Nguồn SemiAnalysis
Về GPU, Maleoon 935 trong Kirin 9030 tăng tốc 70 đến 79% so với thế hệ trước và lần đầu hỗ trợ ray-tracing phần cứng. Tuy nhiên, so với Snapdragon 8 Elite thế hệ mới nhất, GPU của Huawei vẫn chậm hơn từ 2,4 đến 3,2 lần tùy bài kiểm tra. Kirin 9030 đang cạnh tranh với các flagship Android từ ba năm về trước, không phải với những gì đang bán trên kệ hiện nay.
Nghịch lý này xuất phát từ một thực tế mà SemiAnalysis nhấn mạnh: SMIC N+3 về mật độ thực sự ngang bằng TSMC N6, nhưng N6 là một tiến trình đã ra mắt từ nhiều năm trước. Apple và Qualcomm hiện đang xây dựng chip trên N3P và N4 của TSMC, vốn dày đặc hơn và có đường cong hiệu năng trên mỗi volt tốt hơn nhiều. Khoảng cách không nằm ở pitch của một lớp kim loại mà nằm ở toàn bộ hệ sinh thái công nghệ phía sau.
Trung Quốc vẫn đang tiến lên nhưng cái giá ngày càng đắt hơn
Điều đó không có nghĩa là SMIC và Huawei đang đứng yên. SemiAnalysis thừa nhận rằng việc đạt mật độ ngang TSMC N6 mà không có EUV là một thành tựu kỹ thuật thực sự, chứ không phải điều dễ dàng. Các lệnh kiểm soát xuất khẩu của Mỹ đã không dừng được Trung Quốc, nhưng đã buộc họ đi một con đường vòng phức tạp hơn, tốn kém hơn và ít dư địa hơn cho những bước tiếp theo.
Mỗi thế hệ tiến trình tiếp theo của SMIC sẽ càng khó hơn. Các đòn bẩy DTCO đang dần cạn kiệt, mỗi bước thu nhỏ thêm đòi hỏi nhiều mặt nạ hơn và kiểm soát quy trình chặt chẽ hơn, trong khi chi phí tăng nhanh hơn mức cải thiện hiệu năng. Con số pitch 32,5 nm của SMIC nhỏ hơn Intel, nhưng chi phí để tạo ra con số đó lại lớn hơn đáng kể.
Bài học từ phân tích của SemiAnalysis không chỉ dành cho những người theo dõi ngành bán dẫn. Trong một thời đại mà các con số kỹ thuật thường xuyên được trích dẫn như vũ khí địa chính trị, hiểu được ngữ cảnh đằng sau một chỉ số đơn lẻ đôi khi quan trọng hơn chính con số đó.